La même chose se produit sur les ordinateurs de bureau. Un emplacement M.2 dépend des voies PCIe et SATA du chipset/PCH (Platform Controller Hub), dont le nombre est limité. Voici un exemple de schéma fonctionnel h .
Les fabricants de MB doivent alors (sont autorisés à) choisir comment ils souhaitent distribuer ces voies, certaines ici, d'autres là, réparties entre SATA, T-bolt, USB3, Ethernet, et tout ce qui aime avoir des voies de communication plus rapides et plus directes.
Sur de nombreux ordinateurs de bureau, le choix du M.2 désactive quelques SATA, par exemple, parce qu'ils partagent des voies. Le fabricant de MB choisit où les distribuer, l'utilisateur a le choix de perdre l'un pour l'autre ou vice versa. D'autres fabricants pourraient choisir de supprimer quelques voies pour les autres emplacements de processeur graphique.
Les différentes architectures de CPU (la puce elle-même) ont des quantités différentes de voies disponibles. Pour répondre à votre question, il serait intéressant de connaître le CPU utilisé.
C'est donc l'explication que vous souhaitiez, mais le problème reste entier : il devrait y avoir suffisamment de couloirs disponibles pour couvrir facilement ces deux points. Il n'y a pas de problème, le problème reste entier, il y a assez de couloirs disponibles pour couvrir ces deux points facilement.
Autres notes : La centralisation des voies hors du processeur n'est pas sans poser de problèmes, il y a des ralentissements mineurs via la négociation, et probablement des tampons utilisés dans les puces qui s'installent pour le partage de ces voies directes, qui ne sont bien sûr plus aussi directes.